摘要：提出了一种基于FPGA实现的PCI-I2S音频系统方法。通过在FPGA中结合PCI软核，FIFO和设计的接口电路，在FPGA上实现PCI，I2C，I2S等各种总线，并结合音频解码器实现不同采样频率的语音数据的传输和回放。特征。该系统充分利用了FPGA的片上资源及其可编程特性，从而降低了硬件电路的复杂性。 I2S总线是用于在音频设备之间传输数据的串行总线标准。该总线使用独立的时钟和数据线，以避免因时间差而引起的失真。随着多媒体的广泛应用，该总线已被越来越多的数字系统使用。 PCI总线是高性能的32/64位本地总线，其理论最大传输速率为132Mbit / s-1，其可以支持多组外围设备。它已被各种主流处理器标记为总线，并且目前使用的是最广泛的外围总线。如今，大多数处理器都没有集成I2S接口，但是在嵌入式系统中，CPU经常使用PCI总线与外围设备进行交互，因此，PCI＆amp; amp; amp; quot; mdash;需要设计I2S接口转换电路，以实现CPU与外围音频设备之间的通信。目前，这种接口转换电路的实现主要是通过在板级电路上结合PCI接口芯片和音频接口芯片以及其他专用集成电路芯片来实现基于PCI的音频播放设备。这种电路虽然成熟可靠，但电路设计复杂，柔性小，占用电路板空间大。随着数字通信技术的发展，由于FPGA的灵活性及其较短的开发周期，其在接口电路设计中的应用越来越广泛。本文提出了一种接口转换电路，该电路使用FPGA实现PIC®I2S，不仅避免了协议转换芯片的使用，节省了电路板上的空间，而且还大大提高了系统的灵活性，并便于维护和升级。 1系统硬件设计音频播放系统主要由立体声音频编解码器TLN320AIC23B，FPGA器件XC6SLX75和处理器PowerPC8270组成。系统框图如图1所示。CPU通过PCI总线将原始音频数据传输到FPGA，然后以每组数据16位的格式将其串行传输到音频芯片TLV320AIC23B，音频芯片将原始数据转换为音频。数字量转换成模拟音频信号以进行输出。 FPGA实现了音频编解码器芯片的PCI接口功能以及配置和数据传输功能。其内部主要由PCI协议接口，I2S协议接口，I2S配置寄存器，I2C协议接口和FIFO存储器组成。 TLV320AIC23B在系统中实现了数字音频信息到音频模拟的转换。系统上电时，首先需要通过I2C接口配置多个控制寄存器，然后芯片将根据位传输时钟（Bclk）控制左右声道。时钟（LRCIN）收集音频数据FPGA根据控制寄存器中配置的模式发送。接收到的数据将被传输到芯片，以进行数模转换，滤波和其他处理。根据I2S协议规范和芯片要求，FPGA通过划分主时钟（MCLK）的频率来生成位传输时钟（Bclk）和左右声道控制时钟（LRCIN），并将它们与音频数据同步发送至TLV320AIC23B。其中，根据I.S协议规范和芯片数据，其位传输时钟（Bclk）和芯片主时钟，左右声道控制时钟（LRCIN）应该与音频数据的原始采样电平频率相同。 （MCLK）如下：BCLK ＝采样大小＆TImes；采样率（1）MCLK ＝采样大小＆TImes；采样率＆TImes； 384（2）其中，采样率是原始采样电平频率。 SamplingSize是采样大小。在系统中，TLV320AIC23B芯片使用左对齐接口模式，其时序如图2所示。其中，LRCIN是选择高电平时音频的左声道，而LRCIN是选择高电平时音频的右声道。选择低水平。在LRCIN的一个周期中，同一组数据在左右声道上传输。由于PCI总线的传输速度远高于I2S总线的传输速度，因此为了防止CPU对高频中断做出响应，FPGA中生成了FIFO以使PCI总线能够连续传输一大笔钱