1.功率完整性是指功率波形的质量。该研究针对配电网络（PDN），并综合考虑了系统电源网络以消除或减少噪声对电源的影响。电源完整性的设计目标是将电源噪声控制在工作范围内，为芯片提供干净稳定的电压，并使它能够维持较小的容差范围（通常在5％以内），并响应负载中的负载。实时对于电流的快速变化，它可以为其他信号提供低阻抗的返回路径。 2.电源噪声的主要来源：电源模块的输出噪声（VRM），走线的直流电阻和寄生电感，同步开关噪声（SSN），电源和接地平面谐振噪声，相邻电源网络的耦合噪声，以及其他组件的耦合噪声。 VRM电源模块通常包括LDO和DC / DC。当大量芯片引脚处于切换逻辑状态时，较大的瞬态电流将流过环路，从而导致接地层出现波动，这将导致芯片接地与系统接地不一致，这称为接地反弹；电源具有压差，这称为功率反弹。设计PCB叠层时，请尽可能增加电源平面叠层之间的垂直距离，并减小电源平面和接地层之间的垂直距离。下图是实际电源/接地信号的示意图。 3.电源波动分析：电源波动的原因是实际电源平面始终具有阻抗，因此当瞬时电流流动时，会发生一定的电压波动。大多数数字电路设备受电源波动的影响。要求在正常电压的正负5％之内。为了确保每个芯片都能正常供电，必须控制电源的阻抗（即降低电源平面的阻抗）。对于设备的电源系统，必须在一定时间内以恒定电压为负载提供足够的电流。因此，确保足够低的功率目标阻抗是实现功率完整性设计的唯一方法。目标功率阻抗=最大允许纹波电压/瞬时动态电流。当然，目标阻抗设计方法当前是用于电源完整性设计的有效且可靠的方法。当前，在电子系统中，电源系统的总电源阻抗要求小于0.001欧姆。轨迹崩溃或PDN导体上的电压噪声的根本原因是流过PDN阻抗的芯片电流会导致PDN互连上的电压降。 PDN环路电感（包括：封装引脚的寄生电感，扩散电感，过孔寄生电感等）是接地弹跳和电源弹跳问题的主要原因。考虑到电源的寄生参数（寄生电感，寄生电容等）的影响，整个电源系统的实际模型如下图所示：4.电源完整性设计策略：（1）。还应特别注意PCB通孔，布线和电源层的通流能力。当一个平面上放置多个电源时，需要对平面进行划分。电源平面的划分方法应简单合理，划分区域的大小应满足载流量的要求。 （2）尝试使电源平面和接地平面成对出现，并且电源平面和接地平面应尽可能靠近，并且两个平面之间的介质应尽可能薄。为了确保电源平面和接地平面具有良好的电容耦合特性，电源平面和接地平面之间的距离通常控制在5密耳内，最大值不应超过10密耳。如果电源平面不能与接地平面相邻，则为了达到更好的耦合效果，需要在电源和地面之间增加一个去耦电容，以增强电源和接地平面之间的电容耦合特性。 。 （3）去耦电容器的设计：合理使用去耦电容器（电容器类型，电容器数量和电容器布局位置）是电源完整性设计的重要组成部分。电容器的去耦根据其位置可分为：电源引脚去耦和电源平面去耦。电容器的去耦效果需要一定的距离，即去耦半径。进行引脚去耦时，有必要